
Введение в LabVIEW FPGA




Технология FPGA





Будущее FPGA: Гетерогенные, с массовым параллелизмом системы на кристаллах




- Снижение потребляемой мощности
- Уменьшение общей площади на плате
- Улучшение реконфигурирования
- Снижение стоимости




Эволюция подходов к технологии проектирования








Метод, основанный на процессоре






Принятие решений в схеме FPGA





Подход NI

Архитектура NI LabVIEW RIO






Модуль LabVIEW FPGA


- Использование LabVIEW для разработки аппаратных средств
- Разгрузка наиболее важных частей вашего приложения
 - Высокоскоростное управление
 - Обработка сигналов в реальном времени
 - Пользовательские протоколы
 - Специализированные тактирование, запуск и синхронизация
 - Быстрое тестирование методом стимул/отклик








Элементы LabVIEW FPGA





Абстрагирование от сложности аппаратных средств

Поточечное измерение аналоговых



Прямая передача аналоговых данных в память компьютера через FIFO для регистрации данных, визуализации и т.п.

The state of the s	1019 1019 1019 1019 1019 1019 1019 1019	BILL-YHREP SERVICE	The state of the s	HERE	The second secon	THE CONTROL OF THE CO	The state of the s	BITTONIAN AND AND AND AND AND AND AND AND AND A
	100 mm m m m m m m m m m m m m m m m m m	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1		1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	000 000 000 000 000 000 000 000 000 00	1935	To the second se	
STATE OF THE STATE	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1		THE THE PARTY OF T	Total Control of the	100 100 100 100 100 100 100 100 100 100	10000000000000000000000000000000000000	Tellings of the second of the	THE STATE OF THE S
The second secon	CONTRACTOR INSTANCES	THE PERSON OF TH			PERIOD CAPE STREET	Total Control of the	STATE OF THE PROPERTY OF THE P	THE ACCUPANCE OF THE PARTY OF T
200 200 200 200 200 200 200 200 200 200	TOTAL	**************************************	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	200 000 000 000 000 000 000 000 000 000	100 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	100 mm m	10 10 10 10 10 10 10 10 10 10 10 10 10 1	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
Section 1997 And 1997	10000000000000000000000000000000000000	The state of the s	100 1 100 1	Control of the contro	10 100 100 100 100 100 100 100 100 100	100 100 100 100 100 100 100 100 100 100	10000000000000000000000000000000000000	100 100 100 100 100 100 100 100 100 100
The street of th	TOTAL	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	TO THE STATE OF TH	1000000 100000000000000000000000000000	**************************************	TOTAL CONTROL OF THE PROPERTY	## 100 mm. 100	
1	20 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1		~4000 строк VHDL					


LabVIEW FPGA

сравните

VHDL




Отображение LabVIEW на FPGA





Среда графического программирования LabVIEW



"Лицевая панель" = Элементы интерфейса "Блок-диаграмма" = Код




Программирование с LabVIEW FPGA

- Элементы программирования, знакомые по LabVIEW
- Программирование, симуляция, отладка, компиляция и развертывание в LabVIEW
- Интеграция внешних FPGA IP

Высокоэффективные свойства

- Высокопроизводительные математические функции
- Улучшенное управление тактированием
- Доступ к оптимизированным ядрам цифровой обработки сигналов



доступ к вводу-выводу и периферии

- Простые АРІ для ввода-вывода на лицевую панель
- Высокая пропускная способность потокового обмена данными с хостом или другими устройствами РХІ через PCI Express
- Чтение/запись в DRAM с произвольной адресацией



В программно проектируемых измерительных приборах FPGA, программируемые пользователем, предоставляют возможность :

- 1. Выполнять измерения и генерацию стимулирующих воздействия в FPGA
- 2. Тестировать в контуре с обратной связью или в соответствии с протоколом
- з. Реализовать пользовательский запуск и сжатие данных
- 4. Детерминировано выполнять тесты и управлять тестируемым объектом
- 5. Учитывать индивидуальные особенности тестируемого устройства или специализированного приложения




Наивысшая производительность тестирования Перспективы многократного использования аппаратных средств


Новое, инновационное тестирование

Минимальная стоимость тестирования




FPGA – расширения драйвера прибора





Совместимость с драйверами стандартных промышленных приборов Гибкость архитектуры LabVIEW RIO




FPGA-расширения драйвера прибора




LabVIEW FPGA для встроенных систем

Архитектура NI LabVIEW RIO





NI Linux Real-Time: гибкая программная архитектура




- 1 LabVIEW RT и FPGA
- Приложение LabVIEW RT для ввода-вывода, вызов приложений или библиотек C/C++ app or library

3 C/C++ на процессоре RT, C API интерфейс для обмена данными между FPGA и LabVIEW FPGA




Демонстрация – измерение сигнала с датчика в LabVIEW FPGA





Механизмы интеграции HDL





Работайте эффективнее с LabVIEW FPGA

Проверяйте быстрее

Проверяйте код, симулируя ввод-вывод


Используйте узел **Desktop Execution Node** для проверки кода путем создания тестовых средств и используя симулированные или генерируемые из файла данные вводавывода


Проверяйте временные свойства сигнала с помощью пробника Waveform Probe


Используйте пробник **Digital Waveform Probe** для наблюдения одних сигналов относительно других и просмотра их предистории

Выполняйте отладку, используя при симуляции стандартные средства LabVIEW

Подсветку выполнения, контрольные точки, пошаговое выполнениt










Тестируйте ваши компоненты с помощью LabVIEW

Создание, выполнение, анализ и представление результатов тестирования в одной среде






Высокоуровневый синтез FPGA

LabVIEW FPGA IP Builder


- Автоматическая оптимизация ваших LabVIEW FPGA VI
- Простое портирование кода LabVIEW персонального компьютера на FPGA
- Повторное использование ваших IP для решения различных проблем, модификация не требуется





Процесс компиляции

Koд LabVIEW FPGA



Компилятор Xilinx VHDL

Then we keep track of what the digital input was on the previous - clock cycle by inserting another flip flop reviousDigitalInputFf: rocess(aReset, Clk)

nd process PreviousDigitalInputFF;



And finally we have a register that increments when that rising edge is detected.
unterRegister:

Реализация логики в FPGA






Процесс компиляции





Компиляция и развертывание одним щелчком



Компьютер разработчика



Сервер и менеджеры компиляции




Облачный сервис высокой производительности





The NI Solution




Выше оптимизация затрат

Rugged, Industry Proven – 10,000s Deployed in Every Environment on Earth




Модуль LabVIEW FPGA


Разгружает самые критические части вашего приложения




Высокоскоростное управление



Специализированные протоколы



Встроенная обработка сигналов



Пользовательские тактирование, запуск и синхронизация



Дополнительные ресурсы


ni.com/fpga

- Ochobi FPGA
- Изучить подробнее инструментальные средства
 - LabVIEW FPGA
 - 。 Аппаратура на основе

Опробывание LabVIEW FPGA

- http://www.ni.com/rioeval/
- Варианты только для программиста и комплект разработчика

NI FPGA





Руководство разработчика систем на основе CompactRIO

http://www.ni.com/compactriodevguide/

Измерительные приборы, реализованные программно http://www.ni.com/software-designed-instruments/

